PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-319595

(43)Date of publication of application: 10.11.1992

X

(51)Int.Cl.

G11C 7/00

G06K 19/07

G11C 11/41

(21)Application number: 03-112231


(71)Applicant: FUJI PHOTO FILM CO LTD

(22)Date of filing:

18.04.1991

(72)Inventor: WATANABE MIKIO

(54) MEMORY CARTRIDGE



(57)Abstract:

PURPOSE: To effectively use a memory cartridge by enabling one sheet of memory cartridge to load to the equipment of a direct bus system and the equipment of an I/O bus system without using an exchanging adapter in a transferring system.

CONSTITUTION: When a card enable signal CE applied to a selecting terminal S is 'H', corresponding interface 3 or 5 is active and prescribed operation for memory access is performed. In the meantime, when the selecting terminal S is 'L', the interface 3 or 5 is an inoperative state. By a signal applied to this selecting terminal, try state buffers provided

on respective lines in the interface 3 or 5 are controlled. The buffer is conductive when this signal is 'H' and high impedance when 'L'. When either one of a connector 2 or 4 is connected to the equipment, first, the card enable signal CE of 'H' is imparted from the equipment. Then, when no connector 2 or 4 is connected to the equipment, the terminal S is 'L'.

対応なし、英抄

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-319595

(43)公開日 平成4年(1992)11月10日


(51) Int.Cl. ⁵ G 1 1 C 7/00 G 0 6 K 19/07 G 1 1 C 11/41	識別記号 3 1 5	庁内整理番号 7323-5L 8623-5L	F 1	技術表示箇所		
			G 0 6 K	10 /00		
		7323-5L	G11C		N 2.4.5	
		1020 010			345 未請求 請求項の数2(全 5	頁)
(21)出願番号	特顧平3-112231		(71)出廣人		201 QOT QOT (ルム株式会社	·—-
(22)出顧日	平成3年(1991)4月18日				具南足柄市中沼210番地	
			(72)発明者			
				東京都洋	港区西麻布2丁目26番30号 宮 ルム株式会社内	士写
			(74)代理人			
			(74)代理人	真フイ)	巻区西麻布2丁目26番30号 曾ルム株式会社内 中久(健司	

(54) 【発明の名称】 メモリ・カートリツジ

(57)【要約】

【目的】 1枚のメモリ・カートリッジを直接バス方式の機器とI/Oバス方式の機器の両方に使用できるようにする。

【構成】 直接バス方式の機器との接続に適したコネクタ2がメモリ・カード1の一方の端部に、I/Oバス方式の機器との接点に適したコネクタ4が他方の端部にそれぞれ設けられている。直接バス方式の機器にメモリ・カード1が挿入されると、コネクタ2からの信号を制御するインタフェース3によってメモリ・チップ6がアクセスされる。またI/Oバス方式の機器にメモリ・カード1が挿入されると、コネクタ4からの信号を制御するインタフェース5によってメモリ・チップ6のアクセスが行われる。



【特許請求の範囲】

【請求項1】 方形の形状をもち,一方の端縁に,アド レスとデータを別個のバス上で転送する第1のデータ転 送方式に適した第1のコネクタが設けられ、上記一方の 端縁と反対側に位置する他方の端縁に、アドレスの転送 とデータの転送とをバスを共用することで時分割で行う 第2のデータ転送方式に適した第2のコネクタが設けら れ、データを記憶するメモリと、上記第1のコネクタに 接続され、上記第1のコネクタに入力するチップ・セレ クト信号により動作し、上記メモリをアクセスして上記 10 第1の転送方式にしたがうデータ転送を制御する第1の 制御回路と、上記第2のコネクタに接続され、上記第2 のコネクタに入力するチップ・セレクト信号により動作 し、上記メモリをアクセスして上記第2の転送方式にし たがうデータ転送を制御する第2の制御回路と、を内蔵 しているメモリ・カートリッジ。

【請求項2】 上記一方の端縁の形状の一部と、上記他 方の端縁の形状の一部とが異なっている, 請求項1に記 載のメモリ・カートリッジ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体メモリを内蔵 し、この半導体メモリにデータを記憶するメモリ・カー トリッジに関する。メモリ・カートリッジはいわゆるメ モリ・カードを含む。

[0002]

【従来の技術】メモリ・カートリッジはコネクタを備 え、ディジタル電子スチル・カメラやいわゆるパーソナ ル・コンピュータと呼ばれる小型コンピュータ等の機器 に装着されて使用され、メモリ・カートリッジ内のメモ 30 リとこれらの機器との間で、コネクタを通して画像デー タを含む各種データの転送が行われる。

【0003】メモリ・カートリッジと機器との間のデー タ転送方式には、いわゆる直接バス方式とI/Oバス方 式とがあり、これらの両方式は互換性を持たない。

【0004】直接バス方式は、アドレスとデータとをそ れぞれ専用のバスを通して転送するものである。この直 接バス方式にしたがうメモリ・カートリッジのコネクタ には、アドレス・バス、データ・バスおよび制御バスに それぞれ接続されるピンが設けられている。現在使用さ 40 れているものは68個のコネクタ・ピンをもっている。直 接バス方式はアドレスとデータとを同時に転送すること ができるので高速処理が可能という特長をもっている が、ピン数が多いので屋外で使用するには信頼性の点で 問題がある。このため、直接パス方式は小型コンピュー 夕等で使用されるメモリ・カートリッジに適している。 【0005】一方、1/0パス方式は、アドレスとデー

夕とを共用バスを用いて時分割で転送するものである。 このI/Oバス方式にしたがうメモリ・カートリッジの にそれぞれ接続されるコネクタ・ピンが設けられてい る。現在用いられているメモリ・カートリッジのピン数 は20である。 I/Oパス方式はピン数が少なくてすむの で屋外で使用されるメモリ・カートリッジに採用される ことが多く、信頼性が高いという特長をもつ反面、転送 速度が遅いという問題がある。I/Oパス方式はディジ タル電子スチル・カメラで使用されるメモリ・カートリ ッジに適している。

[0006]

【発明が解決しようとする課題】上述のように直接バス 方式とI/Oパス方式との間には互換性がない。したが って、一方の方式に準拠したメモリ・カートリッジは他 方の方式に準拠した機器では使用できない。

【0007】直接バス方式とI/Oバス方式との間のデ ータ転送方式を変換するアダプタを使用して, 上記問題 を解決する方法があるが、常にアダプタを携帯しなけれ ばならないという不便が伴う。

【0008】この発明は上記アダプタを使用しないで、 直接バス方式とI/Oバス方式の両方の機器に装着して 20 使用できるメモリ・カートリッジを提供するものであ る。

[0009]

【課題を解決するための手段】この発明によるメモリ・ カートリッジは、方形の形状をもち、一方の端縁に、ア ドレスとデータを別個のバス上で転送する第1のデータ 転送方式 (上記直接パス方式に対応) に適した第1のコ ネクタが設けられ、上記一方の端縁と反対側に位置する 他方の端縁に、アドレスの転送とデータの転送とをバス を共用することで時分割で行う第2のデータ転送方式 (上記I/Oパス方式に対応) に適した第2のコネクタ が設けられている。

【0010】 そして、このメモリ・カートリッジには、 データを記憶するメモリと、上記第1のコネクタに接続 され、上記第1のコネクタに入力するチップ・セレクト 信号により動作し、上記メモリをアクセスして上記第1 の転送方式にしたがうデータ転送を制御する第1の制御 回路と、上記第2のコネクタに接続され、上記第2のコ ネクタに入力するチップ・セレクト信号により動作し、 上記メモリをアクセスして上記第2の転送方式にしたが うデータ転送を制御する第2の制御回路とが内蔵されて

【0011】このメモリ・カートリッジにおいて、上記 一方の端縁の形状の一部と、上配他方の端縁の形状の一 部とを異ならせるとよい。

[0012]

【作用】上記第1のデータ転送方式にしたがう機器でこ のメモリ・カートリッジが使用されるときには、メモリ ・カートリッジは上記第1のコネクタを通して機器に接 続される。機器から第1のコネクタを通してチップ・セ コネクタにはアドレス/データ共用バスおよび制御バス 50 レクト信号が与えられると上記第1の制御回路がアクテ

ィブとなり、この第1の制御回路の制御の下に、メモリ・カートリッジ内のメモリと上記機器との間でデータの 転送が行われる。

【0013】上記第2のデータ転送方式にしたがう機器でこのメモリ・カートリッジが使用されるときには、メモリ・カートリッジは上記第2のコネクタを通して機器に接続される。機器から第2のコネクタを通してチップ・セレクト信号が与えられると上記第2の制御回路がアクティブとなり、この第2の制御回路の制御の下に、メモリ・カートリッジ内のメモリと上記機器との間でデー 10 夕の転送が行われる。

[0014]

【発明の効果】この発明によるメモリ・カートリッジは直接バス方式(上記第1の転送方式)の機器でもI/Oバス方式(上記第2の転送方式)の機器でも装着して使用することができるので、1枚のメモリ・カートリッジで両タイプの機器に使用することが可能となる。しかも、転送方式を変換するためのアダプタを必要としないので、アダプタを携帯する不便さを解消できる。

【0015】第1および第2のコネクタが設けられたメモリ・カートリッジの端縁の形状を異ならせておくことにより、転送方式の異なる機器への誤挿入を防止できる。

[0016]

【実施例】以下この発明をメモリ・カードに適用した実 施例について詳述する。

【0017】図1はメモリ・カードの電気的構成を示す プロック図である。

【0018】メモリ・カード1の両端部には,直接バス 方式に準拠した68ピンのコネクタ2,およびI/Oバス 30 方式に準拠した20ピンのコネクタがそれぞれ設けられて いる。

【0019】コネクタ2は、24ピットのアドレス・バス、16ピットのデータ・バス、ならびに後述するカード・イネーブル信号CE、リード/ライト信号R/*W(*は反転を表わす)、アドレス・ストローブ信号AS、データ・ストローブ信号等の各種簡徴信号のライン、およびアース・ラインを含む制御バスにそれぞれ接続されるコネクタ・ピンを備えている。

【0020】コネクタ4は、8ビットのアドレス/デー 40 夕共用パス、ならびに後述するカード・イネーブル信号 CE、リード/ライト信号R/*W、パス・クロック信号BCK、アドレス/データ識別信号*A/D等の各種 制御信号のラインおよびアース・ラインを含む制御パス にそれぞれ接続されるコネクタ・ピンを備えている。

【0021】メモリ・カード1内には、コネクタ2に接続された直接バス方式のためのインタフェース3、コネクタ4に接続されたI/Oバス方式のためのインタフェース5、画像データを含む各種データを記憶するとともに両インタフェース3、5がアクセス可能な複数の半導 50 保たれる。

体メモリ・チップ6,リチウム・バッテリィ9,ならびにリチウム・バッテリィの直流電源をインタフェース3,5 およびメモリ・チップ6に供給する電源制御回路10が内蔵されている。両インタフェース3と5は,これらに共通に使用される内部バス(アドレス・バス,データ・バスおよび制御バスを含む)によって相互に接続されている。メモリ・チップ6はこの内部バスに接続されている。

【0022】コネクタ2内のカード・イネーブル信号CE用ピンはインタフェース3のセレクト端子Sに接続されているとともに、このセレクト端子Sにはブルダウン抵抗7が接続されている。同じように、コネクタ4内のカード・イネーブル信号CE用ピンはインタフェース5のセレクト端子Sに接続されているとともに、このセレクト端子Sにはブルダウン抵抗8が接続されている。

【0023】セレクト端子Sに与えられるカード・イネーブル信号CEがハイ(H)レベルになったときに対応するインタフェース3または5はアクティブとなってメモリ・アクセスのための所定の動作を行う。セレクト端子Sがロウ(L)レベルのときにはインタフェース3または5は不動作状態となる。セレクト端子Sに与えられる信号は、たとえばインタフェース3または5内のデータ・パス、アドレス・パス、制御パスを構成する各ラインに設けられたトライ・ステート・パッファを制御する。この信号がHレベルのときてのパッファは導通状態、Lレベルのときハイ・インピーダンス状態となる。

【0024】コネクタ2または4のいずれかが機器に接続されてはじめて、機器からHレベルのカード・イネーブル信号CEが与えられる。コネクタ2または4が機器に接続されていないときにはインタフェース3または5のセレクト端子SはLレベルに保持される。このように、機器から与えられるカード・イネーブル信号CEによってインタフェース3または5が制御されるので、これらのインタフェース3と5によるメモリ・アクセス動作の衝突が回避される。

【0025】図2は、コネクタ2が直接バス方式にしたがうデータ転送制御を行う機器に接続されたときにコネクタ2を通してインタフェース3に与えられる信号の一部を示すものである。

「 【 0 0 2 6】上述したようにアドレス・バスは24ビットで構成されており、A 0 ~ A23のアドレス・ラインを有している。データ・バスは16ビットで構成されておりD 0 ~ D15のデータ・ラインを有している。信号A S はアドレス・パスのストローブ信号である。信号D S はデータ・バスのストローブ信号である。信号R / * WはHレベルのときデータの読取りを、L レベルのときデータの書込みを示している。この図は書込み動作を示す。信号CEは上述したカード・イネーブル信号であり、機器がメモリ・カード1をアクセスしている間常時Hレベルに

【0027】アドレスA0~A23と信号ASが入力する ことによりメモリ・チップ6のアドレスが指定され次に 入力するデータD0~D15が信号DSによって確定さ れ、メモリ・チップ6の指定されたアドレスの記憶場所 へ書込まれる。

【0028】図3は、コネクタ4がI/Oパス方式にし たがうデータ転送制御を行う機器に接続されたときにコ ネクタ4を通してインタフェース5に与えられる信号の 一部を示すものである。

【0029】アドレス/データ共用バスは、上述のよう に8ビットで構成されている。パス・クロック信号BC Kはアドレス/データ共用パスを8ビットずつ転送され るアドレスA0~A7, A8~A15およびA16~A23な らびにデータD0~D7およびD8~D15の転送タイミ ングを表わす。アドレス/データ識別信号*A/DはL レベルのときアドレスの転送を、Hレベルのときデータ の転送をそれぞれ指定する。信号R/*WはHレベルの ときデータの読取りを、Lレベルのときデータの書込み を示している。この図は書込み動作を示す。カード・イ ネーブル信号CEは機器によってメモリ・カード1がア 20 クセスされている間常時Hレベルに保たれる。

【0030】信号*A/DがLレベルになりアドレス転 送が指定される。第1番目の信号BCKのタイミングで 下位アドレスA0~A7が入力し、第2番目の信号BC Kのタイミングで中位アドレスA8~A15が入力し、第 3番目の信号BCKのタイミングで上位アドレスA16~ A23が入力する。

【0031】続いて信号*A/DがHレベルになりデー タの転送が指定される。第4番目の信号BCKのタイミ ングで下位データD0~D7が入力し、第5番目の信号 30 BCKのタイミングで上位データD8~D15が入力す

[0032] このようにしてアドレスA0~A23とデー タD0~D15が入力すると、インタフェース5はメモリ ・チップ6のアドレスA0~A23によって指定される記 憶場所に入力したデータD 0 ~ D15を書込むように制御 する。

【0033】インタフェース3と5によるメモリ・チッ プ6のアクセス方式 (データ書込み、読出し) を全く同 じにすることにより、いずれのインタフェース3,5も 40 1 メモリ・カード メモリ・チップをアクセスすることができる。 たとえば インタフェース3は入力するアドレス、データおよび各 種制御信号を直接に用いてメモリ・チップ6をアクセス

する。インタフェース5は時分割で入力するアドレスお よびデータを一旦バッファに記憶しておき、すべてのビ ットがそろった時点でメモリ・チップ6をアクセスす る。または、メモリ・チップ6を両方式でアクセス可能 なものとする。

[0034] 図4および図5はメモリ・カード1の外観 をそれぞれ異なる方向からみた斜視図である。

【0035】図4においてメモリ・カード1のコネクタ 2が実装されている端部の一方の角30においてはその上 下面の一部が欠除されている。また他方の角31は何も加 工されていない。メモリ・カード1のコネクタ2側のこ のような形状の端部は直接バス方式の機器のカード挿入 部と嵌り合う。

【0036】図5においてメモリ・カード1のコネクタ 4が実装されている端部の一方の角32においては一方の 面にのみ凹部が形成されている。また他方の角33には凹 型の溝が形成されている。 メモリ・カード 1 のコネクタ 4 側のこのような形状の端部は I / Oバス方式の機器の カード挿入部と嵌り合う。

【0037】メモリ・カード1の端部の形状を上記のよ うにコネクタ2側とコネクタ4側とで異ならせることに より、直接バス方式に準拠したコネクタ2側の端部はI /Oバス方式の機器に挿入することはできず、また I/ Oパス方式に準拠したコネクタ4側の端部は直接パス方 式の機器には挿入することができない。このようにし て、このメモリ・カードの誤挿入を防止することができ **X**.

【図面の簡単な説明】

【図1】メモリ・カードの電気的構成を示すプロック図 である。

【図2】直接バス方式によるメモリ・アクセスを示すタ イミング・チャートである。

【図3】 I/Oバス方式によるメモリ・アクセスを示す タイミング・チャートである。


【図4】メモリ・カードの一方の端部を示す斜視図であ

【図5】メモリ・カードの他方の端部を示す斜視図であ る.


【符号の説明】

- 2, 4 コネクタ
- 3,5 インタフェース
- 6 メモリ・チップ







[図2]



[図3]



【図4】



【図5】

